# Partial English Translation of

### LAID OPEN unexamined

## JAPANESE PATENT APPLICATION

## Publication No. 51-28448

From page 2, lower right column, 9 line to page 3, upper right column, 15 line

The present invention attains decrease in a data transfer rate of a peripheral device relating to that of a processor, by omitting a part of a clock signal to be used as a synchronizing signal for transferring data at sending and receiving of data from the peripheral device to the controller or of that from the controller to the peripheral device, and then, using the rest of the clock signal as a nominal clock signal in the processor. In other words, the peripheral device operates at an inherent frequency of the clock signal thereof.

The Figure 2 schematically illustrates an outline of the present invention. In the drawing, reference number 1 denotes a processor, 6 denotes a peripheral device, 8 denotes a controller for controlling a transfer rate and 9 denotes a controller. The controller 8 for controlling a transfer rate omits a clock signal 1 of the peripheral device 6 at a predetermined ratio, and sends the rest of the clock signal to the controller 9 as a clock with a long period. Since a bit of read data, of which position corresponds to that of the omitted clock signal, is dummy data. The processor 1 does not read it.

As shown in Figure 3, the controller 8 for controlling a transfer rate is composed of a counter 11 for counting a clock signal, a decoder 12 for decoding an output thereof, and an inhibit circuit 13 for inhibiting the clock signal according to a decoded result thereof.

An operation of the present device will be described, using time charts of Figures 4 and 5. (The operation is an example with a 25% decreased ratio of rate.)

Figure 4 is a time chart shows data writing from the processor to the peripheral device. A reset signal sets the counter to be in an initial condition. Outputs obtained by counting the clock signal 1 by reference number 9 is counter outputs 1 and 2. The counter outputs 1 and 2 are decoded by reference number 10 to issue an inhibit signal, and, the clock signal 1 is inhibited by reference number 11 to issue a clock signal 2. Further, write data is as indicated in the drawing, since the clock signal 2 is used in the controlling circuit and data is output at falling edges thereof. In the drawing, 101011001100100 is sent out as data. However, since the peripheral device fetches data preceding a bit for which the clock signal is written into the peripheral device inhibited, data be 101(1)011(1)001(1)100(0)100.

Figure 5 is a time chart in a case where the written data in Figure 4, is read out. Description will be omitted as to the reset signal, the clock signal 1, the counter output 1, the counter output 2, the inhibit signal and the clock signal 2 since they are the same as in Figure 4. 101(1)011(1)001(1)100(0)100(0) is read out from the peripheral device as has been written therein. The signal is fetched into the controller at the time of the clock signal 2, to obtain 101011001100100, which is the required data.



et & 49 et

蜂蜂芹移官 発明の名称

爱如英尾强超市喷丘町加上 1 番地 张式会社 白立製作所植工場內

#### 特許出願人

東京都千代田区丸の内…丁目5番1号

立 製 作 ) 株式会社 B

49.9 東京都千代田区丸の内一丁目5番1号 日立製作所內

49-190898

#### 特許 龍水の 範囲

処理装置と眩処理装置の処理能力を上ざわるデ ータ転送速度をもつ周辺装置との間のデータ転送 にかいて、放2装置間のデータ転送を制御する制 御袋屋に対して。前記周辺装備のクロック信号を 一足規則に従つて省いて与えて、データ伝送を行 なわしめることを特徴とするデータ伝送制御方式。 発明の詳細な説明

本発明は電子計算機システムにおける周辺装備 と処理装置との間のデータ転送の制御方式に関す

周辺装置のデータ転送速度が処理装配のデーター 処理能力を上まわる場合、例えば旧形処理装置を 使用しているユーザに対して新しい周辺使促を接. ・・・ 祝する要求が生じた場合においてこの速度の差を... 何らかの手段で解決することが必要である。

このために従来は次の方法がとられている。 一つはパツフアレジスタを設ける方法である。.. 19 日本国特許庁

# 公開特許公報

①特開昭 51-28448

43公開日 昭51. (1976) 3.10

②特願昭 49-100898

②出願日 昭49(1974)9

審査請求 未請求

(全5頁)

庁内整理番号

6127 56

52日本分類 97(7)D01 -

51) Int. C12 5/06 406F

1 図にそのプロック図を示し、その動作を説明 する。処理装置1から周辺装置6ヘデータを転送 ナる場合についてみると、周辺装置6へ伝送する べきデータは一旦ペツファレジスタ2へ送られ格 納されている。周辺装置がデータを必要とする時。 間になつたらゲートるを通してパツファレジスタ 2からシフトレジスタ4へデータを転送し、 装置6へと送出する。

それと同時に空となつたパッフアレジスタ2へ 処理装屋 1 からデータを送出するべく動作にはい る。この方法によれば処理装置!は窓てのパンフ. アレジスタ2が空になり、その時に周刃装数6へ. のデータ転送が必要となるまでにデータを送出す。 ればよく、複数個のペツファレジスタ2が空とな、 つたときは、そのパツファレジスタ2の数だけデ ータを転送すれば良い。との方法によればその制 御装履が必要とするパツファレジスメの数は

 $\frac{Nw}{max} \ge \frac{t c o max}{t p i m i n}$  (1)

となる。

No. 必要とするパッファレジスタ数

tpinin

: 周辺装度が単位データ量(処理装置から出力する単位データ量)を入力する

為に要する時間の最小。

teomer

: そのシステムにおいて処理装度がデータ出力の起動を受けてから単位データ 乗のデータ出力を完了するまでの時間

ファレジスタの数は

hr 2 doing

ERS. tromin

へ wi: 必要とするパツファレジスタ数

シスタ数が増加すると、単にそのハードウエアの みでなく、ペンフアレジスタを創御するための同 路が増大する。

1 台の割御装備を高速な周辺装備と同種のより低速な周辺装備を再返な周辺装備と同種の東京な田辺装置に共用しようとするる場合、高速な市の水ツファレジスタを取けた数のボッファレジスを開発をある。更には、ある周辺装備を設けられたが、従来のベッファレジスタを特別といい。そのため、新規に制御装置を設ければならない。

また、周辺英麗の転送速度を低下させる方法では、周辺装置のデータ記録、再生部、回略部には 磁気技術アナログ技術を用いていることが多く、 転送速度を変更することによつて回路及び部品定 数の大幅変更が必要となる。

そのため周辺装<mark>健師における変更は新しい装置を</mark> 開棄することと同様の時間、費用を必要とすると **韓與 昭51-28448(2)** 

/学育正

PUE

TATE

Towning Pomiths 周辺装置が単位データ量(処理装置が入力する単位データ量)を出力する為に要する時間の最小。

tpimax tpimax: そのシステムにおいて処理装置がデータ 入力の起動を受けてから単位データ最の データ入力を完了するまでの時間

Caimag Teomag
とて feimog + feomag
Teomag tpinag
tpomag + fpinag が一般的であるから
n - Ary Aug となる

また他の方法としては処理装置の能力に合致するまで、又は妥協し得るペッファレジスタ数で処。 理可能な伝送速度まで周辺装置の伝送速度を低下、 させるものがある。

以上のような従来の方法には次のような欠点が. あつた。

パップアレジスタを設けた場合にはパツフアレ。

いう問題がある。

間辺接役は転送速度が向上するとともに配憶容 骸が増大しているのがほとんどである。本発明は との記憶容量の増加分を利用して、周辺装置と処 頑装置との転送速度の違いによる問題をわずかの ハードウェアの付加によつて容易に解決すること のできるデータ転送割削方式を目的とするもので ある。

本発明は、周辺接触から制御接触へ、あるいは制御接触から周辺接触へのデータ授受の際にデータを送の同期信号として用いるクロック信号の一、部を省略し、幾りをみかけ上のクロック信号として制御装置で使用することにより処理接近からみた周辺接近のデータ伝送速度を低下するものである。 すなわち囲辺装置内ではその周波数固有のクロック信号周波数で動作する。

第2図に本発明の既落を示す。図中、1 は処理 使置、6 は周辺装置、8 は転送速度制御装置。9 は制御装置を示している。転送速度制御装置 8 は 周辺装置 6 のクロック信号 1 を所定の割合で省略。

特朗 昭51-28448(3)

し、周期の長いクロンクとして制御装置 9 へ送る。 読み出しデータの前記省略されたクロンク位 辺に 対応するピットはダミーデータであつて、処理装 麗 1 倒では読みとられない。

伝送速度制御装置 8 仕第 3 図 に示すように、クロック信号を計数するカウンタ11 と、その出力をデコードするデコーダ12 さらにデコードした 告果でクロック信号を禁止する禁止回路13によって情味される。

本装置の動作を第 4 図 D L び第 5 図のタイムチャートを用いて説明する。(この船には速度低度率 25%の例である。)

用し、より高速な間辺接置を接続しようとすると き、その転送速度の違いのみで、接続を断念した り、あるいは、使用上の制限を受けて来た。また 周辺装置自体を改造して転送速度を低下させるこ とにより使用していた。

しかし本装置を採用するととによつて、 周辺装置を改造することなく、 医速の周辺装置と同一の仕様で使用することが可能となる。

本発明に従えば、配慮容量の制限を受けない範囲内に転送速度低減率を設定することにより、同辺装置の転送速度を小さくして、パッファレジスタ数の増加を防止できる。よつてハードウェアの低減を期待できる。

また、既存処理装置のデータ転送において、転送の起動から完了までの時間が長いとき、新しい高速な周辺装置の扱焼は制御装置のコストが増加や、使用上の制限を生じたがこの聴害を防止する。

4 図面の簡単な説明

第1回は周辺接近の制御を示すプロック図、第

い、その袋様でデータを出力するため群込みデータは関のようになる。関では 101011001100100 をデータとして送出しているがクロック信号を禁止したところではそのピットの前のデータを周辺袋 対がとり込むため周辺装置に費き込むデータは 101(1011(1001(11)00)(11)00(01)00 を含き込む。

現 5 図は第 4 図できき込まれたデータを読出した場合のタイムチャートである。リセット信号、クロック信号 1 、カウンタ出力 1 、カウンタ出力 2 、 禁止信号、クロック信号 2 については第 4 図と同様であるので説明を劣略する。図辺禁患からは実際に存き込まれたとおり 101(1011(1001(11100(0))) 10(0) が読み出される。この信号をクロック信号 2 で別御装置にとりこむと 10101110011001100 となり受求するデータを得る。

以上が本発明の一例である。

攻京するデータ伝送速度と、配慮容易を得るため、 には9のカウンタ段数と10の構成を変化し、伝送、 連接低減率を設定すれば良い。


ちる周辺装置のために設計された制御装置を利

2 図は本発明の実施例を示す図、第 3 図は転送速度制御装置のプロック図、第 4 図 および第 5 図は第 2 図装置の効作を示すタイムチャートである。


1 … 处理接膛、 6 … 周辺装置、 8 … 伝送速度制御装置、 9 … 制御装置。

代理人弁理士 簿 田 利

才1 图




护·Z 图




尹3 图

---- 例御佑号



**净 4 图** 

リセットはき\_\_\_\_\_



## 添附表類の目録

- (2) (5)
- (2) [3] [6] [2]
- (3) 数 任 収 15 (4) 4) 沿 間 脚 率 (5

# 前記以外の発明者、特許出額人または代理人

発 明 省

7 . 4 .